针对目前茶叶产业中的质量筛选问题，为了提高实际生产中的工作效率和准确率等，通过图像处理技术结合FPGA来设计一个能实现自动进行茶叶分级分拣的系统。

Project Proposal

1. High-level project introduction and performance expectation

本次系统设计主要针对大型生产中的茶叶采摘产业，在上面的使用摄像头采集人为选择嫩叶形态识别信息的基础上提出采用，利用深度学习图像进行质量的一个分级判断，比起传统的人工

摄像头采集的视频流数据进行提取，然后进行一些图像数字噪声干扰，生成等。图像处理手段，然后将图片传到云端服务器上等待处理。

在云端服务器将已经训练完成的深度学习模型进行图片的接收，将采集到的图片传入模型后进行判断和处理，并将查询查询结果返回到 FPGA 端口，返回结果中表现出不同茶叶风格的不同类别标签。

本次使用的FPGA为DE10-Nano，其功能多样高效，是系统设计的不二之选。

2. Block Diagram

利用FPGA的并行高速处理的速度和低功耗的特点，在原有的摄像头信息采集端接入FPGA图像设计和传输模块进行初步的采集，考虑到计算模型的大量计算力，将模型需要部署于云端设备，将模型训练好茶叶来进行鲜嫩叶的输入图片的分级，把结果进行分析处理后回FPGA端进行现场的自动分类功能，同时云端会显示相关数据分类效果，可以进行实时监控。

3. Expected sustainability results, projected resource savings

预计FPGA图像预处理端采用DE10-Nano 开发板进行图像处理和数据传输。

主要是利用FPGA进行一些图像的卷积计算和接口的数据传输。

云端的采用算力在GTX1080显卡相仿的加速显卡，cpu i5 9400。模型部署在云端进行数据的运算和结果的后处理。

模型的验证，模型处理端在Intel HERO平台上的处理速度可以达到30fps。

4. Design Introduction

本次系统设计主要针对大型生产中的茶叶采摘产业，在上面的使用摄像头采集人为选择嫩叶形态识别信息的基础上提出采用，利用深度学习图像进行质量的一个分级判断，比起传统的人工

摄像头采集的视频流数据进行提取，然后进行一些图像数字噪声干扰，生成等。图像处理手段，然后将图片传到云端服务器上等待处理。

在云端服务器将已经训练完成的深度学习模型进行图片的接收，将采集到的图片传入模型后进行判断和处理，并将查询查询结果返回到 FPGA 端口，返回结果中表现出不同茶叶风格的不同类别标签。

本次使用的FPGA为DE10-Nano，其功能多样高效，是系统设计的不二之选。

5. Functional description and implementation

本次系统设计主要针对大型生产中的茶叶采摘产业，在已有的使用摄像头采集人为选择嫩叶形态识别信息的基础上提出采用，利用深度学习图像来进行质量的一个分级判断，比起传统的人工筛选和图像筛选，在准确率，稳定性，效率上：均有提高。

设计具体方案为首先采用FPGA把摄像头采集的视频流数据进行图像的提取，然后进行一些滤波去除噪声干扰，校正等数字图像处理手段，然后将图片传到云端服务器上等待处理。

在云端服务器将已经训练完成的深度学习模型进行图片的接收，将采集到的图片传入模型后进行判断和处理，并将查询查询结果返回到 FPGA 端口，返回结果中表现出不同的茶叶级别的不同类别标签。

6. Performance metrics, performance to expectation

FPGA可以进行快速的并行计算，适合图像的卷积滤波等预处理操作，然后在数据的传输上FPGA也由巨大的优势，相比PC端，FPGA的低功耗也适合实际场景的部署。

下面为不同平台的实验验证参数。

7. Sustainability results, resource savings achieved

本次系统设计主要针对大型生产中的茶叶采摘产业，在上面的使用摄像头采集人为选择嫩叶形态识别信息的基础上提出采用，利用深度学习图像进行质量的一个分级判断，比起传统的人工

摄像头采集的视频流数据进行提取，然后进行一些图像数字噪声干扰，生成等。图像处理手段，然后将图片传到云端服务器上等待处理。

在云端服务器将已经训练完成的深度学习模型进行图片的接收，将采集到的图片传入模型后进行判断和处理，并将查询查询结果返回到 FPGA 端口，返回结果中表现出不同茶叶风格的不同类别标签。

8. Conclusion

为了实现茶叶精细化分类相关的算法以及其在硬件平台上的部署和算法加速，主要从茶叶嫩叶分类算法和算法的异构并行加速进行了研究，在异构平台上完成了算法的部署，并对CPU、CPU+FPGA、CPU+GPU三个平台上的性能进行了对比实验。

对FPGA端的异构并行加速结构进行了设计，将模型在HERO上进行部署，实现并行加速。在CPU、CPU+FPGA、CPU+GPU三个平台上进行对比实验，实验结果表明了FPGA异构平台优异的性能。